Nghiên cứu phương pháp hiệu chỉnh các sai lệch kênh trong ADC ghép xen thời gian

Abstract

Luận án nghiên cứu, đề xuất các phương pháp hiệu chỉnh nền trên miền số cho các sai lệch kênh trong TIADC ứng dụng trong các máy thu SDR lấy mẫu trực tiếp. Trên cơ sở đó, luận án đề xuất các phương pháp hiệu chỉnh nền trên miền số cho từng sai lệch kênh riêng lẻ, hiệu chỉnh tuần tự và đồng thời sai lệch một chiều, sai lệch khuếch đại và sai lệch định thời trong TIADC; Nghiên cứu thực thi phần cứng FPGA cho các phương pháp hiệu chỉnh đề xuất với tài nguyên phần cứng thấp và tốc độ hiệu chỉnh nhanh.